This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

	RANSI FOI	MITTAL RM ondence after initial			10/708, 02/04/2 Chih-Ha	
			ENC	OSURES (Check all that	t apply	
Amendme Af Af Extension Express A Information Certified C Documen Response Incomplet	ee Attachient/Reply ter Final fidavits/d of Time abandonn in Disclos Copy of Ft(s) to Missi e Applica esponse	eclaration(s) Request nent Request sure Statement riority	F Remar	Orawing(s) Licensing-related Papers Petition Petition to Convert to a Provisional Application Power of Attorney, Revocation Change of Correspondence Addre Ferminal Disclaimer Request for Refund CD, Number of CD(s)	ess	After Allowance communication to Technology Center (TC) Appeal Communication to Board of Appeals and Interferences Appeal Communication to TC (Appeal Notice, Brief, Reply Brief) Proprietary Information Status Letter Other Enclosure(s) (please Identify below):
Firm				F APPLICANT, ATTORN	EY, O	R AGENT
sufficient postage	at this co	rrespondence is b	ERTIFIC peing facsing	CATE OF TRANSMISSION mile transmitted to the USPTO or	deposi	LING ited with the United States Postal Service with P.O. Box 1450, Alexandria, VA 22313-1450 on
Typed or printed i						

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Signature

Date

PTO/SB/17 (10-03)

Approved for use through 07/31/2006. OMB 0651-0032

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Perwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

TRANSMITTAL for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT

.00

Co	Complete if Known							
Application Number	10/708,046							
Filing Date	02/04/2004							
First Named Inventor	Chih-Hao Wang							
Examiner Name								
Art Unit								
Attorney Docket No.	VIAP0082USA							

METHOD OF PAYMENT (check all that appl				FEE	ECALCULATION (continued)		
Check Credit card Money Other	None	3. A	DITI	ONAL	. FEE	:S	
Deposit Account:	_	<u>Large</u> E	ntity	Small	Entity		
Denosit	\neg	Fee Code	Fee (\$)		Fee (\$)	Fee Description	Fee Paid
Account Number 50-0801		1051	130	2051		Surcharge - late filing fee or oath	Fee Faid
Deposit North America International Detact Office		1052	50	2052		Surcharge - late provisional filing fee or	
North America international Patent Office	<u>. </u>	4050	420	4050	420	cover sheet	
The Director is authorized to: (check all that apply)		1053 1812	130	1053 1812 2		Non-English specification For filing a request for ex parte reexamination	
Charge fee(s) indicated below Credit any overpa	•	1804	920*	1804	-,	Requesting publication of SIR prior to	
Charge any additional fee(s) or any underpayment of fee(s)	1004	320	1004	320	Examiner action	
Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account.		1805	1,840*	1805	1,840*	Requesting publication of SIR after Examiner action	
FEE CALCULATION		1251	110	2251	55	Extension for reply within first month	
1. BASIC FILING FEE		1252	420	2252	210	Extension for reply within second month	
Large Entity Small Entity		1253	950	2253	475	Extension for reply within third month	
Fee Fee Fee Fee Fee Description Fee Code (\$) Code (\$)	e Paid	1254	1,480	2254	740	Extension for reply within fourth month	
1001 770 2001 385 Utility filing fee		1255	2,010	2255	1,005	Extension for reply within fifth month	
1002 340 2002 170 Design filing fee		1401	330	2401	165	Notice of Appeal	
1003 530 2003 265 Plant filing fee		1402	330	2402	165	Filing a brief in support of an appeal	
1004 770 2004 385 Reissue filing fee		1403	290	2403	145	Request for oral hearing	
1005 160 2005 80 Provisional filing fee		1451	1,510	1451	1,510	Petition to institute a public use proceeding	
SUBTOTAL (1) (\$) 0.00		1452	110	2452	55	Petition to revive - unavoidable	<u> </u>
2. EXTRA CLAIM FEES FOR UTILITY AND RE		1453	1,330	2453	665	Petition to revive - unintentional	
Fee from		1501	1,330	2501	665	Utility issue fee (or reissue)	
	ee Paid	1502	480	2502		Design issue fee	
Total Claims 20** = X = X		1503	640	2503		Plant issue fee	
Claims - 3" =		1460	130	1460		Petitions to the Commissioner	
		1807	50	1807		Processing fee under 37 CFR 1.17(q)	—
Large Entity Small Entity Fee Fee Fee Fee Fee Description		1806	180	1806		Submission of Information Disclosure Stmt	\vdash
Code (\$) Code (\$)		8021	40	8021	40	Recording each patent assignment per property (times number of properties)	
1202	c of 3	1809	770	2809	385	Filing a submission after final rejection	
1201 86 2201 43 Independent claims in exces 1203 290 2203 145 Multiple dependent claim, if		1040	770			(37 CFR 1.129(a))	\vdash
1204 86 2204 43 ** Reissue independent claim	•	1810	770	2810	J 385	For each additional invention to be examined (37 CFR 1.129(b))	\perp
over original patent		1801	770	2801	385	Request for Continued Examination (RCE)	
1205 18 2205 9 ** Reissue claims in excess and over original patent	of 20	1802	900	1802	900	Request for expedited examination of a design application	
SUBTOTAL (2) (\$) 0.00			fee (sp				
**or number previously paid, if greater; For Reissues, see		*Redu	ced by	Basic I	Filing F	ee Paid SUBTOTAL (3) (\$) 0.00	

SUBMITTED BY							(Complete (if applicable))	\supset
Name (Print/Type)	Winston Hsu	Winston Hsu Registration No. (Attorney/Agent) 41,526			Telephone 886289237350			
Signature		$\overline{\mathcal{N}}$	un	10	o spe	4	Date 3/15/>90	90

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

De Included on this form. Provide credit card information and authorization on P10-2036.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.


PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
sperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign app	lications:			
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO
092105013	Taiwan R.O.C	03/07/2003		
		·		
·				

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.

येष येष येष येष





中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 〕 請 日 : 西元 2003 年 03 月 07 日

Application Date

申 請 案 號: 092105013.0

Application No.

申 請 人: 威盛電子股份有限公司

Applicant(s)

局 Birector General

蔡 缭 生

發文日期: 西元<u>2003</u> 年 4 月10 日

Issue Date

發文字號: 09220357570

Serial No.

申請日期:	IPC分類	
申請案號:		*
L	<u> </u>	

(以上各欄	由本局填記	發明專利說明書
	中文	一種設定顯示驅動電路之像素時脈的方法
發明名稱	英文	METHOD FOR SETTING PIXEL CLOCK OF A DISPLAY DRIVING CIRCUIT
·	姓 名 (中文)	1. 王志豪
ι,	姓 名 (英文)	1. Wang, Chih-Hao
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
	住居所 (中 文)	1. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司
	名稱或 姓 名 (英文)	1. VIA TECHNOLOGIES, INC.
. =	國 籍 (中英文)	1. 中華民國 TW
申請人 (共1人)	住居所 (營業所) (中 文)	1. 台北縣新店市中正路五三三號八樓 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	代表人(中文)	1. 王雪紅
	代表人 (英文)	1. Wang, Hsueh-Hung



四、中文發明摘要 (發明名稱:一種設定顯示驅動電路之像素時脈的方法)


本發明提供一種設定顯示驅動電路之像素時脈的方法顯示驅動電路包含有一基本輸入/輸出系統用來控制 動產生像素時脈。該為有讀取一舉者時脈產生像素時脈值,使用複數值 R來期間 與 值 R來 的 在 是 複數 個 商值 , 比較 該 複數 個 商值 , 比較 該 複數 個 商值 有 定 像 素 時 脈 值 之 複數 個 商值 差值 , 以 產 生 複數 個 商值 差值 , 以 政 产 相 對 應 運 算 值 向 右 位 移 的 位 元 數 來 控 制 該 時 脈 產 生 器 所 產 生 資 際 像 素 時 脈 。

五、(一)本發明之代表圖為第三圖。

六、英文發明摘要 (發明名稱: METHOD FOR SETTING PIXEL CLOCK OF A DISPLAY DRIVING CIRCUIT)

A method for setting pixel clock of a display driving circuit is disclosed. The display driving c.rcuit has a basic input/output system (BIOS) for controlling a clock generator to output the pixel clock. The method includes reading a predetermined pixel clock according to a display mode setting, utilizing a plurality of scaling factors to respectively adjust clock value of a





四、中文發明摘要 (發明名稱:一種設定顯示驅動電路之像素時脈的方法)

六、英文發明摘要 (發明名稱: METHOD FOR SETTING PIXEL CLOCK OF A DISPLAY DRIVING CIRCUIT)

reference clock for generating a plurality of calculation results, utilizing a plurality of coefficients R to respectively right-shift R bits of the calculation results for generating a plurality of quotients, comparing a plurality of differences between the quotients and the predetermined pixel clock for obtaining an optimum quotient, and controlling the clock



四、中文發明摘要 (發明名稱:一種設定顯示驅動電路之像素時脈的方法)

六、英文發明摘要 (發明名稱: METHOD FOR SETTING PIXEL CLOCK OF A DISPLAY DRIVING CIRCUIT)

generator to output an actual pixel clock according to the scaling factor and the coefficient R related to the optimum quotient.



一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先權
		2	
		無	
			•
二、□主張專利法第二十	五條之一第一項優	: 先權:	
申請案號:		無	
日期:			_
三、主張本案係符合專利	法第二十條第一項	□第一款但書点	找□第二款但書規定之期間
日期:			
四、□有關微生物已寄存	於國外:		
寄存國家: 寄存機構:		無	
寄存日期: 寄存號碼:			
□有關微生物已寄存	於國內(本局所指沒	定之寄存機構):	
寄存機構: 寄存日期:		無	
寄存號碼:		7111	
□熟習該項技術者易	於獲得,不須寄存。		

五、發明說明 (1)

發明所屬之技術領域

本發明提供一種設定時脈訊號的方法,尤指一種設定顯示驅動電路之像素時脈的方法。

先前技術

隨著電腦裝置的普及,相關電腦技術也隨之迅速發 展以促進電腦裝置的實用性以及便利性。近年來, 中央處理器 (central processing unit, CPU) 的執行 速度正式邁進千兆赫 (gigahertz, GHz) 的世代, 所以 電腦裝置本身即具有強大的的資料處理能力,因此 般使用者不再僅將電腦裝置視為工作上的幫手, 定位該電腦裝置為家庭中的娛樂設施之一。此外,隨著 電腦多媒體技術發展與應用,電腦裝置中主要用來負責 影像輸出的顯示器 (monitor) 與顯示卡 (graphics card) 也逐漸成為一般使用者購買電腦裝置的重要考慮 因素之一。一般而言,為了符合習知即插即用(plug & play, PNP) 的規格,顯示器包含有一顯示數據通道 (display data channel, DDC) , 其係用來建立該電腦 弉 置 之 主 機 (host) 與 該 電 腦 裝 置 之 顯 示 器 之 間 的 信 息 通道,亦即該顯示器會將其硬體規格數據直接傳輸給該 主機中之顯示卡,所以該顯示卡便可得知該顯示器的硬 體 規 格 , 例 如 最 大 水 平 掃 瞄 頻 率 , 與 最 大 垂 直 更 新 頻 率





五、發明說明 (2)

等資訊。過去,由於各廠牌的顯示卡對於顯示器之顯示模式的設定方式不同,因此往進造成被此間相容性的問題,例如一應用程式係經由該顯示卡上之基本輸入/輸出系統(basic input/output system, BIOS)之內建指令來建立該應用程式與該顯示卡之硬體間的介面,然而對於不同的顯示卡而言,由於不同的顯示卡之種體別不不同的顯示卡之種,與此影像電子工程標準協會(video electronic standards association,VESA)便制訂一顯示標準規格介面(VESA biose tension,VBE)來統一顯示卡上基本輸入/輸出系統的內建指令。此外,該基本輸入/輸出系統另預設有该與市可支援的不同顯示模式設定值,每一顯示模式設定值內建指令。此外,該基本輸入/輸出系統另預設方式設定值內理指令。此外,該基本輸入/輸出系統另預設方面含有水平掃暗頻率,垂直更新頻率,解析度(resolution),以及色彩灰階數等資料。

請參閱圖一,圖一為習知電腦裝置 10的功能方塊圖。電腦裝置 10包含有一中央處理器 12, 一記憶體 14 (memory), 一晶片組 15, 一顯示驅動電路 (display driving circuit) 16,以及一顯示裝置 18 (例如一顯示學)。電腦裝置 10經由一開機程序 (power on self test, POST),將一作業系統 (operating system) 20 載入於記憶體 14,並由晶片組 15進一步進行存取以控制電腦裝置 10的運作,而顯示驅動電路 16係用來驅動顯示





五、發明說明 (3)

裝置 18上之複數個像素 22以顯示一影像(image)。當一 使用者透過作業系統 20而變更顯示裝置 18的顯示模式設 定時,用來驅動該顯示裝置 18的顯示驅動電路 16便會依 據上述顯示標準規格介面 (VBE) 的規範來重新設定一像 素時脈(pixel clock),其中該像素時脈係控制每一像 素之灰階設定的時序(timing)。舉例來說,當該使用 者 設 定 顯 示 裝 置 18的 解 析 度 為 1024x768時 , 如 業 界 所 習 知 , 顯 示 裝 置 18實 際 上 掃 瞄 其 螢 幕 (screen) 的 區 域 (例如 1360x802)係大於該使用者所設定的可視區域 1024x768, 若使用者透過作業系統20而於對應1024x768 的 順示模式中設定所要的垂直更新頻率 (refresh rate)為 6 0赫 芝 (Hz) 時 ,則所需之預定像素時脈的頻率為 1360*802*60赫芝,即為65443200赫芝。上述運算的原理 簡述如下,由於顯示裝置 18上一畫面中包含有 1360*802 個需要掃瞄的像素,而垂直更新頻率為60赫芝,因此每 秒必須完成 60個畫面的掃瞄,所以每秒總共必須完成 65443200個 像 素 的 灰 階 設 定 , 亦 即 像 素 時 脈 之 頻 率 為 1360*802*60赫芝。然而,對於顯示驅動電路16而言,其 係使用一硬體電路(例如一時脈產生器24)來設定該像 素 時 脈 , 由 於 時 脈 產 生 器 24無 法 準 確 地 產 生 上 述 經 由 運 掌所求出的頻率(65443200赫芝),因此顯示驅動電路 16之基本輸入/輸出系統26必須執行一時脈設定程序28來 使控制時脈產生器 24輸出趨近該頻率 (65443200赫芝) 的時脈訊號以作為顯示驅動電路 16的實際像素時脈,而





五、發明說明 (4)

時脈產生器 24係經由一震盪電路 (oscillator) 30所輸出的參考時脈來產生該實際像素時脈,其操作詳述於後。

如前所述,由於顯示驅動電路16之時脈產生器24本 身無法準確地輸出對應一顯示模式所計算出的預定像素 時脈,因此如業界所習知,該顯示驅動電路16必須依據 時脈產生器 24本身硬體規格來產生一趨近該預定像素時 脈之實際像素時脈,一般而言,該時脈產生器可包含有 除頻電路(frequency divider)以及鎖相電路(phase ck loop)等元件以依據震盪電路30輸出之參考時脈, 來產生該實際像素時脈。此外,震盪電路30可以是一石 英震盪器 (crystal oscillator),用來產生 14.318兆 赫 (megahertz, Mhz) 的参考時脈,而輸入該時脈產生 器24。换句話說,上述時脈產生器24的操作可視為依據 一預定運算式來轉換該參考時脈成為該實際像素時脈, 舉例來說,實際像素時脈之時脈值CLKcal等於該參考時 脈 CLKref之時脈值與該預定運算式 (M+2) /[(N+2) *2 R]的乘積。習知設定像素時脈的操作流程(亦即時脈設 定程序 28的執行) 則如圖 2流程圖所繪,首先,設定數值 於一臨界值 MAXn(步驟 104),步驟 104主要係用來決定 對應數值 N的迴圈 (loop) 運算是否結束,若數值 N大於 該臨界值MAXn,則結束對應數值N的迴圈運算而開始透過





五、發明說明 (5)

該 時 脈 產 生 器 24來 設 定 像 素 時 脈 (步 驟 136) , 反 之 , 若 數值 N小於該臨界值 MAXn,則設定數值 M等於一初始值 MINm(步驟 106), 然後再判斷數值 M是否小於一臨界值 MAXm(步驟 108)。同樣地,步驟 108係用來決定對應數 值 M的 迴 圈 運 算 是 否 結 束 , 若 數 值 M大 於 該 臨 界 值 MAXm, 則 結 束 對 應 數 值 M的 迴 圈 運 算 , 並 使 數 值 N遞 增 1 (步 驟 110) , 反 之 , 若 數 值 M小 於 該 臨 界 值 MAXm, 則 計 算 參 考 時脈之時脈值 CLKref與一比例值之乘積 Vco(步驟 112 ,而該比例值係為(M+2) / (N+2) 。對照該預定運算 式 (M+2) / [(N+2) *2 R]可知,乘積 V c o仍需除以 2 R,因 山 於 步 驟 112完 成 後 , 先 設 定 數 值 R等 於 一 初 始 值 MINr (步驟 114), 並判斷數值 R是 否小於一臨界值 MAXr(步 驟 116) , 步 驟 116係 用 來 決 定 對 應 數 值 R的 迴 圏 運 算 是 否 結 束 , 若 數 值 R大 於 該 臨 界 值 MAXr , 則 結 束 對 應 數 值 R的 迴圈運算,並使數值 M遞增1(步驟 118),反之,若數值 R小 於 該 臨 界 值 MAXr, 則 計 算 該 乘 積 Vco除 以 一 除 數 2 ℃ 運 算 結 果 CLKcal (步 驟 120) , 而 該 運 算 結 果 CLKcal可 能 即 為 實 際 像 素 時 脈 的 時 脈 值 , 因 此 必 須 經 由 後 續 比 較 程 序 來 加 以 判 定 。 所 以 , 先 判 斷 數 值 M、 N、 R是 否 分 別 為 MINm、MINn、MINr, 若是,則表示步驟 120所求出運算結 罗 CLK cal係為習知設定像素時脈流程的第一個輸出結 果 , 因 此 將 該 運 算 結 果 CLKcal作 為 一 最 佳 運 算 結 果 CLKbest的 初始值(步驟 130),反之,若數值 M、 N、 R並 非分別為 MINm、 MINn、 MINr, 則依據該運算結果 CLKcal






五、發明說明 (6)

與該預定像素時脈 CLKp計算一第一差值 D1(步驟 124) 以及依據一最佳運算結果CLKbest與該預定像素時脈CLKp 計算一第二差值 D2(步驟 126), 最後判斷該第一差值 D1 是 否 小 於 該 第 二 差 值 D2 (步 驟 128) 。 若 該 第 一 差 值 D1小 於該第二差值 D2,則表示運算結果 CLK cal小於目前所紀 錄 的 最 佳 運 算 結 果 CLKbest, 因 此 使 用 運 算 結 果 CLKcal來 更新 (update) 該 最 佳 運 算 結 果 CLKbest (步 驟 130) 並 同 時 紀 錄 對 應 該 最 佳 運 算 結 果 CLKbest的 數 值 M、 N、 R, 以及使數值 R遞增 1而回到步驟 116以繼續對應數值 R的 迴圈運算;相反地,若該第一差值 D1大於該第二差值 L ,則表示目前所紀錄的最佳運算結果 CLKbest係小於運 算 結 果 CLK cal而 不 需 更 動 , 因 此 隨 後 使 數 值 R遞 增 1而 回 到 步 驟 116以 繼 續 對 應 數 值 R的 迴 圈 運 算 。 上 述 流 程 包 含 有對應數值 M、N、R的三層迴圈架構,當三層迴圈均完成 運 算 時 , 依 據 該 預 定 運 算 式 (M+2) / [(N+2) *2 R], 此 時該最佳運算結果 CLK best所記錄的數值係最趨近該預定 像素時脈,舉例來說,若數值 M、 N、 R的範圍分別為 1~128, 則表示對應數值 N的迴圈每執行 1次時, 對應數值 M的 迴 圏 需 執 行 128次 , 而 對 應 數 值 M的 迴 圏 毎 執 行 1次 時 , 對 應 數 值 R的 迴 圈 需 執 行 128次 , 因 此 當 三 層 迴 圈 均 广成運算,表示於上述流程中總共計算出128*128*128個 運 算 結 果 CLKcal, 然 而 經 由 步 驟 124、 126、 128、 130、 132, 可知最後僅紀錄該最佳運算結果 CLKbest與其相對 應的數值 M、 N、 R,其中該數值 M、 N、 R係用來輸入該時





五、發明說明 (7)

脈產生器 24以控制該實際像素時脈等於該最佳運算結果 CLKbest(步驟 136)。

由於顯示卡上基本輸入/輸出系統的記憶容量有限, 亦即僅包含 64k位元組(bvte)的大小,顯示卡上基本輸 入/輸出系統之程式碼會於開機時記錄於記憶體14的記憶 體位置 C0000H至 D0000H中。對於步驟 120而言,其程式碼 必 須 包 含 有 除 數 2 的 乘 冪 運 算 , 然 後 再 進 行 被 除 數 〔 乘 積 Vco) 與除數 2 的除法運算以求出一商數 (quotient) 與一餘數(remainder),然而像素時脈的設定過程並不 需 亥 餘 數 , 因 此 習 知 技 術 僅 保 留 該 商 數 以 設 定 該 運 算 結 果CLKcal,由上所述,習知技術之運算複雜度高,所以 時脈設定程序 28所 對應的程式碼長度較長而會佔用基本 輸入/輸出系統26較多可用記憶容量,因此便無法於基本 翰入/翰出系统26的有限記憶容量中添加其他程式碼來擴 充顯示驅動電路 16的功能。此外,電腦裝置 10之中央處 理 器 1 2執 行 上 述 運 算 時 亦 需 大 量 使 用 堆 疊 (stack) 來 於 記憶體 14中進行相關堆疊資料存入(push)與堆疊資料 取出(pop)的操作,由於該記憶體 14中某些記憶區段 (segment) 係為保留 (reserved) 的記憶空間,若該堆 严於存入資料時使用到該記憶體 14中的保留記憶區段, 則 該 存 入 資 料 會 覆 蓋 (overwrite) 原 先 該 保 留 記 憶 區 段 所儲存的資料,因此可能造成電腦裝置10產生無法預期 的當機,或者當該堆疊於存入資料時使用到該記憶體14





五、發明說明 (8)

中的保留記憶區段,而該中央處理器 12稍後存入一資料以更新該保留記憶區段所記錄的資料時,會同時改變原先該堆疊記錄於該保留記憶區段的資料,因此,於上述計算該運算結果 CLK cal的過程中,當由該堆疊中,出原先於該保留記憶區段的資料時,則因為錯誤的資料時,則因為錯誤的資料時,則因為錯誤的資料時,則因為錯誤的資料時,則因為錯誤的資料時,則因為錯誤的資料時,則因為錯誤。此外,步驟 124、 126係分別計算第一差值 D1與第二差值 D2,並經由步驟 128來比較兩差值 D1、 D2,同時步驟 130係以該運算結果 CLK cal來設定該最佳運算結果 CLK best以便步驟 126可用來計算第二差值 D2,因此若該運算結果 CLK cal係以 32位元來表示,則上述運算不但繁複,且會使用大量的堆疊空間。

發明內容

因此本發明之主要目的在於提供一種設定顯示驅動電路之像素時脈的方法,其具有較低的運算複雜度(complexity),以解決上述問題。

本發明之申請專利範圍提供一種設定顯示驅動電路之像素時脈的方法,適用於一顯示裝置上,該方法包含

方: (a)讀取該顯示裝置所設定顯示模式之一預定像素時脈值; (b)產生一參考時脈值,並以複數個比例值調整該
參考時脈值,以產生複數個運算值; (c)以複數個第一數值 R來將各運算值向右位移 R位元,以產生對應於該運算





五、發明說明 (9)

值之複數個商值;(d)比較該些商值與該預定像素時脈值之差值,以決定一最佳商值;以及(e)以產生該最佳商值之該些比例值及對應該第一數值 R之組合,來產生之一實際像素時脈。

如上所述,比例值使用複數個第二數值 M以及複數個第三數值 N來產生,第二數值 M係用來放大該參考時脈值,第三數值 N係用來縮小該參考時脈值,例如使用 (M+2) /(N+2) 作為該比例值,其中第二數值 M以及第三數值 N均為整數。而該些商值係利用該些第二數值 M、是第三數值 N以及該些第一數值 R,以不同迴圈方式進行各種不同組合來產生。此外在步驟 (d)係包括以第一次運算所產生之該商值與該預定像素時脈值之差值,作為一最小差值;當後面運算所產生之該商值與該預定像素時脈值之差值,小於該最小差值時,則由後來之差值時代為該最小差值,可且發決定之該最小差值的對應商值為該最佳商值。

當然,上述步驟 (b)與步驟 (c)可進行互換,因此本發明另外提供一種設定顯示驅動電路之像素時脈的方,適用於一顯示裝置上,該方法包含有: (a)讀取該顯示裝置所設定顯示模式之一預定像素時脈值; (b)產生一參考時脈值, 並以複數個第一數值 R來將該參考時脈值右位移 R位元,以產生複數個商值; (c)以複數個比例值





五、發明說明 (10)

調整該些商值,以產生複數個運算值; (d)比較該些運算值與該預定像素時脈值之差值,以決定一最佳運算值; 以及(e)以產生該最佳運算值之該些比例值及對應該第一數值 R之組合,來產生之一實際像素時脈。

實施方式

請參閱圖一與圖三,圖三為本發明設定像素時脈之方法的流程圖。本發明設定像素時脈之方法係應用於圖一所示之電腦裝置 10上,其中時脈產生器 16係設置於一點亦晶片 (video chip)中,且包含該顯示晶片的顯示驅動電路 16係為一顯示卡 (graphics card),或者包含該顯示晶片的顯示驅動電路 16係設置於一主機板 (motherboard)上。此外,電腦裝置 10中各元件的運作如前所述,因此於此不再重複贅述。本發明設定像素時脈的方法包含有下列步驟:

步驟 200: 開始;

步驟 202: 設定數值 N等於一初始值 MINn;

步驟 204: 判斷數值 N是否小於一臨界值 MAXn? 若是,則

扩行步驟 206, 否則執行步驟 234;

步驟 206: 設定數值 M等於一初始值 MINm;

步驟 208: 判斷數值 M是否小於一臨界值 MAXm? 若是,則

執行步驟 212, 否則執行步驟 210;





五、發明說明 (11)

- 步驟 210: 數值 N遞增 1, 回到步驟 204;
- 步驟 212: 計算一參考時脈之時脈值 CLK ref與一比例值
- (scaling factor)之乘積 Vco,而該比例係由數值 M、N
- 所構成,亦即該比例為(M+2)/(N+2):
- 步驟 214: 設定數值 R等於一初始值 MINr;
- 步驟 216: 判斷數值 R是否小於一臨界值 MAXr? 若是,則
- 執行步驟 220, 否則執行步驟 218;
- 步 驟 218: 數 值 M遞 增 1, 回 到 步 驟 208;
- 步驟 220: 計算一運算結果 CLK cal, 其係為該乘積 V co向
- 右位移 R個位元;
- 步 骤 222: 依據該運算結果 CLK cal與一預定像素時脈 CLK p
- 計算一差值 D;
- 步驟 224: 數值 M、 N、 R是 否分別為 MINm、 MINn、 MINr?
- 若是,則執行步驟228,否則執行步驟226;
- 步驟 226: 判斷該差值 D是否小於一最小差值 DIFF? 若
- 是, 則執行步驟 228, 否則執行步驟 232;
- 步驟 228: 設定該差值 D為該最小差值 DIFF;
- 步驟 230: 紀錄 對應該最小差值 DIFF之數值 M、N、R;
- 步驟 232: 數值 R遞增 1, 回到步驟 216;
- 步驟 234: 使用對應該最小差值 DIFF之數值 M、N、R來設
- 广像素時脈;
- 步 驟 236: 結 束。

如業界所習知,由於顯示驅動電路16之時脈產生器





五、發明說明 (12)

24本 身 無 法 準 確 地 輸 出 對 應 一 顯 示 模 式 所 算 出 的 預 定 像 素 時 脈 , 因 此 該 顯 示 驅 動 電 路 16必 須 依 據 時 脈 產 生 器 24 本身硬體規格來產生一趨近該預定像素時脈之實際像素 時脈,一般而言,該時脈產生器可包含有除頻電路以及 鎖相電路等元件以依據震盪電路30輸出之參考時脈產生 該實際像素時脈,或者該時脈產生器可依據電腦裝置 輸入顯示驅動電路 1 6的系統時脈,匯流排時脈等訊號來 作為參考時脈,均屬本發明之範疇。換句話說, 上述時 脈產生器 24的操作可視為依據一預定運算式來轉換該參 考 時 脈 為 該 實 際 像 素 時 脈 , 例 如 , 實 際 像 素 時 脈 之 時 脈 值等於該參考時脈之時脈值與該預定運算式 (M+2) / [(N+2) *2 R]的 乘 積 。 本 發 明 設 定 像 素 時 脈 的 操 作 流 程 (亦即時脈設定程序28的執行)則敘述如下,當基本輸 入 / 輸 出 系 統 26 偵 測 到 顯 示 裝 置 18 的 顯 示 模 式 設 定 時 , 便 先 判 斷 對 應 該 顯 示 模 式 設 定 的 預 定 像 素 時 脈 CLKp。 然 ,如圖 3所繪示,開始設定數值 N等於一初始值 MINn (步 驟 202) , 並 判 斷 數 值 N是 否 小 於 一 臨 界 值 MAXn(步 驟 204) ,步驟 204主要係用來決定對應數值 N的迴圈 100p) 運算是否已結束,若數值 N大於該臨界值 MAXn, 則結束對應數值 N的迴圈運算而開始透過該時脈產生器 24 設定像素時脈(步驟 234),反之,若數值 N小於該臨 界值 MAXn, 則設定數值 M等於一初始值 MINm(步驟 206 。 然 後 , 判 斷 數 值 M是 否 小 於 一 臨 界 值 MAXm(步 驟 208 ,同樣地,步驟 208係 用來決定對應數值 M的迴圈運算





五、發明說明 (13)

是否結束,若數值 M大於該臨界值 MAXm,則結束對應數值 M的迴圈運算,並使數值 N遞增 1 (步驟 210),反之,若 數值 M小於該臨界值 MAXm,則計算參考時脈之時脈值 CLKref與 一 比 例 值 之 乘 積 Vco(步 驟 212) , 而 該 比 例 係 為 (M+2) / (N+2) 。 對 照 該 預 定 運 算 式 (M+2) / [(N+2 *2^R]可知,乘積 V c o仍需除以2^R,因此於步驟 212完成 後,設定數值 R等於一初始值 MINr(步驟 214),並判斷 數值 R是否小於一臨界值 MAXr(步驟 216),步驟 216係用 來 決 定 對 應 數 值 R的 迴 圈 運 算 是 否 結 束 , 若 數 值 R大 於 該 臨界值 MAXr, 則結束對應數值 R的迴圈運算,並使數值 M 返 增 1 (步 驟 218) , 反 之 , 若 數 值 R小 於 該 臨 界 值 MAXr, 則計算該乘積 V c o向右位移 R個位元所產生的運算結果 CLK cal (步 鄹 220)。請注意,本實施例中,乘積 V c o除 以2的運算係以位元位移(bit shifting)的方式來實 施,該運算結果CLKcal可能即為實際像素時脈的時脈 值,因此必須再經由後續比較程序來加以判定。所以, 先依據該運算結果 CLK cal與一預定像素時脈 CLK p計算出 一差值 D(步驟 222), 然後判斷數值 M、N、R是否分別為 MINm、MINn、MINr(步驟 224),若是,則表示步驟 220 所 求 出 差 值 D係 為 本 發 明 設 定 像 素 時 脈 流 程 的 第 一 個 差 值 **鲈出結果,因此便將該差值 D作為一最小差值 DIFF的初始** 值(步驟 228),反之,若數值 M、N、R並非分別為 MINm、 MINn、 MINr, 則依據判斷該差值 D是否小於該最小 差值 DIFF(步驟 226), 若該差值 D小於該最小差值





五、發明說明 (14)

DIFF, 則使用該差值 D來更新 (update) 該最小差值 DIFF (步驟 228), 並同時紀錄對應該最小差值 DIFF的數值 M、 N、 R(步驟 230),以及使數值 R遞增1(步驟 232)而 回到步驟 216以繼續對應數值 R的迴圈運算;相反地,若 該差值D大於該最小差值DIFF,則表示目前所紀錄的最小 差值 DIFF不需更動,因此隨後使數值 R遞增 1 (步驟 232) 而回到步驟 216以繼續對應數值 R的迴圈運算。上述流程 包含有對應數值 M、 N、 R的三層迴圈架構,當三層迴圈均 完成運算時,依據該預定運算式 (M+2) / [(N+2)],此時該最小差值 DIFF所對應的數值 M、N、R經由該預 瓦運算式可得到最趨近該預定像素時脈之時脈訊號。舉 例 來 說 , 若 數 值 M、 N、 R的 範 圍 分 別 為 1~128, 則 表 示 對 應數值 N的迴圈每執行 1次時,對應數值 M的迴圈需執行 128次,而對應數值 M的迴圈每執行 1次時,對應數值 R的 迴圈需執行128次,因此當三層迴圈均完成運算,表示於 上 述 流 程 中 總 共 計 算 出 128*128*128個 差 值 D, 然 而 經 由 步 驟 226、 228、 230、 232, 本 實 施 例 最 後 僅 紀 錄 該 最 小 差值 DIFF與其相對應的數值 M、 N、 R,而該數值 M、 N、 R 係用來輸入時脈產生器 24以控制該實際像素時脈(步驟 234) •

請注意,本實施例中,對應數值 M的迴圈運算(步驟208)係設置於對應數值 N(步驟204)的迴圈運算中,以及對應數值 R的迴圈運算(步驟216)係設置於對應數值 M





五、發明說明 (15)

(步驟 208)的迴圈運算中,然而,亦可調整對應數值 M、N、R之迴圈運算的處理順序,例如對應數值 N的迴圈運算係設置於對應數值 M的迴圈運算中,以及對應數值 R 的迴圈運算係設置於對應數值 N的迴圈運算中,或是其他不同的迴圈運算順序,換句話說,參考時脈之時脈值 CLK ref可先經由數值 R對該運算值進行位元位移處理而產生商值,然後再經由數值 R對該運算值進行位元位移處理而產生商值,最後再進行比較程序,或是參考時脈之時脈值 CLK ref可先經由數值 R來進行位元位移處理而產生商值,然後經由數值 M或數值 N調整該商值之縮放比例而輸出運算值,最後再進行比較程序,上述均屬本發明之範疇。

由於 Vco/2 的餘數與運算結果 CLKcal無關,因此本實施例在不需考慮餘數的情形下,乘積 Vco除以 2 的運算係以位元位移的方式來快速地得到該運算結果 CLKcal,因此可大幅降低運算複雜度以及時脈設定程序 28之程式碼的大小。由於運算複雜度降低,所以記憶體所使用的堆疊容量亦隨之降低而避免佔用習知保留記憶區段,亦即可降低電腦裝置 10當機的發生機率。此外,本實施例步驟 228係 記錄最小差值 DIFF,明顯地,差值 D以及最少差值 DIFF所對應的位元長度比運算結果 CLKcal小,因此於本實施例中,上述比較運算的複雜度低,因此所對應





五、發明說明 (16)

的程式碼較少,並且於運算過程中可同時降低記憶體的堆疊用量。

以上所述僅為本發明之較佳實施例,凡依本發明申

於專利範圍所做之均等變化與修飾,皆應屬本發明專利
之涵蓋範圍。





圖式簡單說明

圖示之簡單說明:

圖一為習知電腦裝置的功能方塊圖。

圖二為習知設定像素時脈之方法的流程圖。

圖三為本發明設定像素時脈之方法的流程圖。

圖示之符號說明:

10 電腦裝置	12	中	央	處	理	器
---------	----	---	---	---	---	---

14	記憶	體	1 5	晶	片	組



六、申請專利範圍

- 一種設定顯示驅動電路之像素時脈的方法,適用於 一顯示裝置上,該方法包含有:
- (a)讀取該顯示裝置所設定顯示模式之一預定像素時脈值;
- (b)產生一參考時脈值,並以複數個比例值調整該參考時脈值,產生複數個運算值;
- (c)使用複數個第一數值 R來將各運算值向右位移 R位元,產生對應於該運算值之複數個商值;
- (d)比較該些商值與該預定像素時脈值之差值,以決定一最佳商值;以及
- (e)使用產生該最佳商值之比例值及相對應第一數值 R之組合,來產生之一實際像素時脈。
- 2. 如申請專利範圍第 1項所述之設定顯示驅動電路之像素時脈的方法,其中步驟 (b)之該些比例值使用複數個第二數值 M以及複數個第三數值 N來產生,該些第二數值 M係用來放大該參考時脈值,該些第三數值 N係用來縮小該參考時脈值。
- 3. 如申請專利範圍第 2項所述之設定顯示驅動電路之像 一時脈的方法,該些比例值係為 (M+2) / (N+2) 產生, 其中該些第二數值 M以及該些第三數值 N均為整數。
- 4. 如申請專利範圍第2項所述之設定顯示驅動電路之像



六、申請專利範圍

素時脈的方法,其中該些商值係利用該些第二數值 M、該 些第三數值 N以及該些第一數值 R,以不同迴圈方式進行 各種不同組合來產生。


- 5. 如申請專利範圍第 4項所述之設定顯示驅動電路之像素時脈的方法,其中步驟 (d)係包括以第一次運算所產生之該商值與該預定像素時脈值之差值,作為一最小差值;當後面運算所產生之該商值與該預定像素時脈值之差值,小於該最小差值時,則由後來之差值取代為該最小差值,直到最後決定之該最小差值後,才得出該最小之值所對應商值為該最佳商值。
- 6. 一種設定顯示驅動電路之像素時脈的方法,適用於 一顯示裝置上,該方法包含有:
- (a)讀取該顯示裝置所設定顯示模式之一預定像素時脈值;
- (b)產生一參考時脈值,並以複數個第一數值 R來將該參考時脈值右位移 R位元,產生複數個商值;
- (c)使用複數個比例值調整該些商值,產生複數個運算值;
- (d)比較該些運算值與該預定像素時脈值之差值,以決定一最佳運算值;以及
- (e)使用產生該最佳運算值之比例值及相對應第一數值 R之組合,來產生之一實際像素時脈。






六、申請專利範圍

- 7. 如申請專利範圍第 6項所述之設定顯示驅動電路之像素時脈的方法,其中步驟 (c)之該些比例值使用複數個第二數值 M以及複數個第三數值 N來產生,該些第二數值 M係用來放大該參考時脈值,該些第三數值 N係用來縮小該參考時脈值。
- 8. 如申請專利範圍第7項所述之設定顯示驅動電路之像素時脈的方法,該些比例值係為(M+2)/(N+2)產生,其中該些第二數值 M以及該些第三數值 N均為整數。
- 9. 如申請專利範圍第 8項所述之設定顯示驅動電路之像素時脈的方法,其中該些運算值係利用該些第二數值 M、該些第三數值 N以及該些第一數值 R,以不同迴圈方式進行各種不同組合來產生。
- 10. 如申請專利範圍第 9項所述之設定顯示驅動電路之像素時脈的方法,其中步驟 (d)係包括以第一次運算所產生之該運算值與該預定像素時脈值之差值,作為一最小差值;當後面運算所產生之該運算值與該預定像素時脈值差值,小於該最小差值時,則由後來之差值取代為該最小差值,直到最後決定之該最小差值後,才得出該最小差值所對應運算值為該最佳運算值。





画

